OpenTimer
用于 VLSI 系统的高性能定时分析工具
仓库信息
| 项 | 值 |
|---|---|
| 仓库 | OpenTimer/OpenTimer |
| 分类 | 工业设计 / CAD |
| 开源许可 | Other |
| 主要语言 | Verilog |
| Star | 720 |
| Fork | 178 |
| 主题标签 | cad, circuit-analysis, circuit-simulation, circuit-simulator, computer-aided-design, cpp17, eda, electronic-design-automation, parallel-computing, sta, static-timing-analysis, verilog, vlsi, vlsi-circuits, vlsi-physical-design |
| 最近更新 | 2025-12-26 |
收录说明
匹配到的方向关键词：cad、simulation。
本条目由「GitHub · 计算机辅助设计（topic:computer-aided-design）」按公开信息自动收录，仓库与代码版权归原作者所有；使用前请阅读仓库中的开源许可（Other）并遵守其条款。